#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06028856 A

COPYRIGHT: (C)1994,JPO&Japio

(43) Date of publication of application: 04 . 02 . 94


(51) Int. Cl	G11C 11/409		
(21) Application number:	04183905	(71) Applicant:	MITSUBISHI ELECTRIC CORP
(22) Date of filing: 10.	07 . 92	(72) Inventor:	FUKUDA TATSUYA Hagura Tsukasa

#### (54) SEMICONDUCTOR MEMORY

### (57) Abstract:

PURPOSE: To prevent a useless level holding by controlling a BLI boost circuit or a word line boost circuit by a control signal activated at the time of CBR refresh and a sense start, and the control signal activated at the time of a sense end.

CONSTITUTION: At the time of stand-by, the control signal BB and control signal BBD of a boost circuit 10A are respectively turned to 'L' and 'H'. When a! (CAS) rises, and a! (RAS) rises, the CBR refresh is started, and the control signal BB rises. At that time, the control signal BBD is held to be 'H', and a BLI boost circuit is activated. Therefore, an A part is boosted by a signal line boosting part 12, controlled by a ring oscillator 13 and a clamp circuit 14, and the level of the BLI is held to be 2Vcc-2Vth. At the time of the sense end, the oscillator 13 is inactivated, and the level of the BLI is held to be Vcc. Thus, at the time of the CBR refresh, the useless holding of a boost signal can be excluded, and the current consumption can be reduced.



		•.
	· •	



# (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-28856

(43)公開日 平成6年(1994)2月4日

(51)Int.C1. 5

識別記号

FΙ

G11C 11/409

6741-5L

G11C 11/34

353

審査請求 未請求 請求項の数2 (全6頁)

(21)出願番号

(22)出願日

特願平4-183905

רן אָעמנין ב

平成 4 年(1992) 7 月10日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 福田 達哉

伊丹市瑞原 4 丁目 1 番地 三菱電機株式会

社北伊丹製作所内

(72)発明者 羽倉 司

伊丹市瑞原 4 丁目 1 番地 三菱電機株式会

社北伊丹製作所内


(74)代理人 弁理士 曾我 道照 (外6名)

#### (54) 【発明の名称】半導体記憶装置

### (57)【要約】

【構成】 !(CAS)before!(RAS)リフレッシュ時、センス開始時に活性化する信号と、センス終了後に活性化する信号を用いて、センス終了後は、BLIのブーストレベル保持を、やめる様にする。

【効果】 CBRリフレッシュ時、ブースト信号の無駄な保持を、やめることにより、消費電流を低減できる。



【請求項1】 !(CAS)before!(RAS)リフレッシュ時に おいて、シェアードセンスアンプに接続されるビット線 を選択する信号のブーストレベルの保持をセンス終了時

に停止するブースト回路を備えたことを特徴とする半導 体記憶装置。

【請求項2】 !(CAS)before!(RAS)リフレッシュ時に おいて、ワード線のブーストレベルの保持をセンス終了 時に停止するブースト回路を備えたことを特徴とする半 導体記憶装置。

#### 【発明の詳細な説明】

【特許請求の範囲】

# [0001]

【産業上の利用分野】この発明は、DRAMにおける、 !(CAS)before!(RAS)リフレッシュ(以下、「CBRリ フレッシュ」と略記する。) 時に消費電流を低減するブ ースト回路を備えた半導体記憶装置に関するものであ る。なお、!()はオーバーラインを表し、() 内は負論 理を意味する。

#### [0002]

【従来の技術】従来の半導体記憶装置の構成を図5及び 20 図6を参照しながら説明する。図5は、従来の半導体記 **憶装置のセンスアンプ付近を示す回路図であり、図6** は、従来の半導体記憶装置のBLIブースト回路であ

【0003】図5において、1はセンスアンプ、2及び 3はビット線、4及び5はビット線切り離し信号線(B LIL、BLIR)、6及び7はメモリセル、8及び9 はワード線 (WLO、WL1) である。なお、a、b、 c及びdは、nーチャネルトランジスタである。

はNANDゲート、12は信号線昇圧部、13はブース トレベルを保持するリングオシレータ、14はクランプ 回路である。

【0005】図5に示す様なシェアードセンスアンプ方 式において、左右からセンスアンプ1に接続されている ビット線2、3のうち、片側を選択し、その反対側を非 選択とする場合、図5上のn-チャネルトランジスタ a、b、c及びdによって切り換えを行っている。ま た、このnーチャネルトランジスタa、b、c及びdの ゲートに接続されており、n-チャネルトランジスタ a、b、c及びdを活性又は非活性とする制御信号が信 号線4及び5に供給されるビット線切り離し信号 (BL IL及びBLIR) である。

【0006】次に、動作について図7を参照しながら説 明する。図7は、従来の半導体記憶装置のブースト回路 の動作をしめすタイミングチャートである。図7におい て、(a)は!(RAS)(RAS:ロー・アドレス・ストロー ブ)、(b)は!(CAS)(CAS:コラム・アドレス・スト ローブ)、(c)はBLI(ビット線切り離し信号)の 各信号を示す。

【0007】!(CAS)の立ち下がり後、!(RAS)を立ち下 げるという信号入力方法で開始されるCBRリフレッシ ュにおいて、このCBRリフレッシュ開始時、つまり! (CAS)の立ち下がり後、!(RAS)が立ち下がることによっ て、図6に示すブースト回路10(BLI昇圧回路)の 制御信号BBが立ち上がる(活性化する)。この制御信 号BBが立ち上がることにより、図6のブースト回路1 0は、活性化される。

【0008】この時、例えば、図5のセンスアンプ1の 10 左側のビット線2のデータをセンスアンプ1が取り込む 場合、nーチャネルトランジスタa及びbは、ブースト 回路10によってブーストされたBLILによって、強 い〇N状態となり、nーチャネルトランジスタ c 及びd は、BLIRの立ち下がりより、OFFする。この状態 でセンスアンプ1は、センスを開始し、左側のビット線 2、3に、もとのデータをリストアすることにより、セ ンス終了となる。

【0009】この時点では、図6に示すリングオシレー タ13により、BLILは、ブーストレベルを維持して る。その後、CBRリフレッシュの終了、つまり、!(R AS)及び!(CAS)が立ち上がり、制御信号BBが立ち下が ると、ブースト回路(リングオシレータ13を含む)1 0は、非活性となり、BLILは、もとのV<sub>1</sub>,レベルに 立ち下がる。この一連の動作時のそれぞれの信号のタイ ミング波形を表したものが図7である。以下で述べるB LI信号とは、選択側、つまり、ブーストされる側の信 号であるものとする。

【0010】図8は、従来の半導体記憶装置のワード線 ブースト回路15を示す回路図である。図8において、 【0004】図6において、10はブースト回路、11 30 NANDゲート16~クランプ回路19は、図6に示す BLIブースト回路10のNANDゲート11~クラン プ回路14と同様である。また、WDはワードドライバ 制御信号、WLはワード線信号である。

> 【0011】ワード線ブースト回路15は、ワード線信 号WLを、図5に示すワード線8、9に出力して、前述 した B L I ブースト回路 10と同様に動作する。

【発明が解決しようとする課題】上述したような従来の 半導体記憶装置のBLIブースト回路では、CBRリフ 40 レッシュ時に、ブーストされたBLI信号は、図7

(c) に示す様に、CBRリフレッシュ終了時、つまり !(RAS)及び!(CAS)が非活性になるまで、ブーストレベ ルを保持していた。本来ならばCBRリフレッシュにお いては、センスが終了した時点で、BLI信号は、ブー ストレベルを保つ必要はないので、従来は、無駄な電流 を消費していたという問題点があった。また、ワード線 ブースト回路も同様の問題点があった。

【0013】この発明は、上記のような問題点を解消す るためになされたもので、半導体記憶装置のCBRリフ 50 レッシュ時における消費電流を低減することができる半

導体記憶装置を得ることを目的としている。

#### [0014]

【課題を解決するための手段】この発明に係る半導体記 **憶装置は、センス開始時に活性化するBLIブースト回** 路の制御信号BBと、CBRリフレッシュ時に、センス 終了後、活性化する制御信号、例えば上記BB信号の遅 延反転信号であるBBD信号を、BLIプースト回路に 入力することにより、センス終了後、直ちに、BLI信 号を、V.,あるいは、GNDレベルに立ち下げるように したものである。

【0015】また、この発明に係る半導体記憶装置は、 センス開始時に活性化するワード線ブースト回路の制御 信号BBと、CBRリフレッシュ時に、センス終了後、 活性化する制御信号、例えば上記BB信号の遅延反転信 号であるBBD信号を、ワード線ブースト回路に入力す ることにより、センス終了後、直ちに、ワード線のレベ ルを、V., あるいは、GNDレベルに立ち下げるように したものである。

#### [0016]

【作用】この発明における、半導体記憶装置のBLIブ 20 ースト回路又はワード線ブースト回路は、例えばCBR リフレッシュ時、センス開始時に活性化する制御信号B Bとセンス終了時に活性化する制御信号BBDによって 制御されることにより、BLI信号又はワード線信号に おけるブーストレベルの、無駄な保持をやめることがで きる。

#### [0017]

# 【実施例】

実施例1.以下、この発明の実施例1の構成について図 1を参照しながら説明する。図1は、この発明の実施例 30 1のBLIブースト回路を示す回路である。

【0018】図1において、実施例1のBLIブースト 回路10Aは、従来のBLIブースト回路10における NANDゲート11の一方の入力側にANDゲート20 を新たに追加したものであり、他の構成は同様である。 なお、センスアンプ付近は従来と同様である。

【0019】図1における制御信号BBはCBRリフレ ッシュ開始時、ブースト回路10Aを活性化するための 信号であり、また、制御信号BBDは、例えば、制御信 号BBの遅延反転信号であり、センス終了時、活性化さ 40 れるものとする。上記制御信号BBおよびBBDのCB Rリフレッシュ時におけるタイミング波形を!(RAS),! (CAS), BLIのタイミング波形とともに図2に示す。

【0020】次に、実施例1の動作を図2を参照しなが ら説明する。図1はBLIのブースト回路(昇圧回路) 10Aを表しており、BLIをブーストする信号線昇圧 部12、ブーストレベルを維持するためのリングオシレ ータ13、クランプ回路14等から構成されている。

【0021】この発明の目的である、消費電流の低減を 実現するためには、センス終了時に、ブーストレベルを 50 滅することができるという効果を奏する。

維持するためのリングオシレータ13を非活性にすれば よく、以下その動作を説明する。

【0022】図2に示す様に、!(RAS)及び!(CAS)が立 ち上がる前、つまりスタンドバイ時には、ブースト回路 10Aの制御信号BBはLow状態、制御信号BBDは High状態になっている。!(CAS)が立ち下がり続い て、!(RAS)が立ち下がることによりCBRリフレッシ ユが開始され、制御信号BBは、立ち上がり、又、その 時点では、制御信号BBDは、High状態を保ったま 10 まなので、図1のBLIブースト回路が、活性化する。 【0023】このことにより、図1に示されるA部は、 点線で囲まれた信号線昇圧部12により、2Vi,までブ ーストされるが、点線で囲まれたリングオシレータ13 及びグランプ回路14によって制御され、BLIのレベ ルは2 V., - 2 V., (V., はトランジスタのしきい値電 圧)を維持することになる。その後、センスが終了する と、例えば、BLIブースト回路10Aの制御信号BB の遅延反転信号である制御信号BBDは立ち下がり、信 号線昇圧部12、及びリングオシレータ13は非活性と なり、BLIはV.、レベルに降圧される。以後、BLI はV.、レベルを保ち、!(RAS)及び!(CAS)の立ち上がり により、CBRリフレッシュは終了となる。

【0024】この発明の実施例1は、前述したように、 !(CAS)before!(RAS)リフレッシュ時、センス開始時に 活性化する信号と、センス終了後に活性化する信号を用 いて、センス終了後は、BLIのブーストレベル保持 を、やめる様にする。その結果、CBRリフレッシュ 時、ブースト信号の無駄な保持をやめることにより、消 費電流を低減することができるという効果を奏する。

【0025】なお、上記実施例1では、センス終了後、 BLIは、Vitレベルを保つ様にしているが、センス終 了後からCBRリフレッシュ終了時までは、図2(c) の点線で示すように、BLIはGNDレベルであっても 良い。

【0026】実施例2.上記実施例1では、BLI信号 について説明したがCBRリフレッシュ時には、ワード 線もブーストされ、上記BLI信号と同様のことが言え るので、ワード線のレベルであっても良く、同様の効果 が得られる。図3にワード線ブースト回路の構成を示す 回路図、図4にCBRリフレッシュ時の!(RAS)、!(CA S)及びワード線のレベルのタイミング波形図を示す。

#### [0027]

【発明の効果】以上の様に、この発明によれば、センス 終了時のBLIのプーストレベル維持をやめる様な回路 構成になっているので、CBRリフレッシュ時の消費電 流を低減することができるという効果を奏する。

【0028】また、この発明によれば、センス終了時の ワード線のブーストレベル維持をやめる様な回路構成に なっているので、CBRリフレッシュ時の消費電流を低

# 【図面の簡単な説明】

【図1】この発明の実施例1のBLIブースト回路を示す回路図である。

【図2】この発明の実施例1のBLIブースト回路の動作を示すタイミングチャートである。

【図3】この発明の実施例2のワード線ブースト回路を示す回路図である。

【図4】この発明の実施例2の動作を示すタイミングチャートである。

【図5】この発明及び従来の半導体記憶装置のセンスア 10 ンプ付近を示す図である。

【図6】従来の半導体記憶装置のBLIブースト回路を示す回路図である。

【図7】従来の半導体記憶装置のBLIブースト回路の動作を示すタイミングチャートである。

【図8】従来の半導体記憶装置のワード線ブースト回路 を示す回路図である。

# 【符号の説明】

10A BLIブースト回路

11 NANDゲート

12 信号線昇圧部


13 リングオシレータ

14 クランプ回路


20 ANDゲート

15A ワード線ブースト回路


【図1】




[図2]




【図3】









【図5】







【図7】



【図8】

